T I R I S T O R E S
Dispositivos especiais: DIAC, SCS
e PUT
DIAC
O DIAC tem uma estrutura
semelhante a do TRIAC, exceto que, não possui o terminal do gate (da abreviação
inglesa DIODE AC)
Basicamente possui cinco
camadas P e N. A figura a seguir ilustra sua estrutura interna e respectivos
símbolos.
O termo anodo e catodo não
se aplica ao DIAC, pois seus terminais são identificados como terminal 2 e
terminal 1.
Cada terminal opera como
anodo ou catodo, de acordo com a polaridade da tensão aplicada.
Se T1 for mais positivo do que T2, a região N é
ignorada e T1 operará como anodo; evidentemente T2 terá a região P ignorada e
operará como catodo. Invertendo-se as polaridades, T1 passará a ser o catodo e
T2 o anodo.
A figura a seguir mostra a
curva característica de um DIAC.
VBO é a tensão de disparo do DIAC
(break-over) e IBO é a corrente de disparo. Observa-se na curva
característica uma simetria entre os valores positivos e negativos de tensão
(1º e 3º quadrantes).
IH e VH representam a
corrente de manutenção e tensão de manutenção respectivamente. Abaixo desses
valores o DIAC entra no estado de não condução.
Acima de IH temos a operação
permitida para o DIAC, onde o fabricante especifica como IP ou IFRM
que é a corrente de pico máxima
que ele pode suportar durante a condução (normalmente especificada para pulsos
de duração da ordem de ms).
A figura a seguir mostra
um DIAC BR100/03 fabricado pela Philips, com encapsulamento SOD27.
Especificações:
IFRM = 2A
VBO = 28 a 36V
IBO = 50mA
SCS – Silicon Controlled Switch
A chave controlada de silício, da mesma forma que o SCR, possui quatro
camadas PNPN, cujas características são idênticas, exceto por possuir dois
gates, fazendo com que todas as regiões sejam acessíveis através de um circuito
externo.
O SCS tem duas vantagens sobre o SCR.
Primeira, em virtude das duas regiões de gate serem acessíveis, elas podem ser
polarizadas de forma independente.
Segunda, uma vez
que pode haver um controle das duas junções (uma N e outra P), pode-se efetivamente
desligar o SCS sem a necessidade de reduzir a tensão ou corrente de trabalho.
Desta forma o SCS é efetivamente uma chave eletrônica.
Gate/anodo:
liga-desliga o dispositivo
Ligar
– pulso negativo
Desligar
– pulso positivo
O gate/catodo opera de
forma idêntica ao SCR.
A figura a seguir mostra o
aspecto do SCS BRY62 fabricado pela Philips .
Valores típicos:
IGA = 10mA
IGK = 1mA
VAK = 70V
Vantagens
do SCS sobre o SCR: tempo de comutação menor
(da ordem de 1 a 10ms); situação de disparo mais previsível; melhor
sensibilidade.
Desvantagens:
menor corrente, potência e
tensão (tensão típica da ordem de 100V; corrente típica da ordem de 10 a 300mA
e potência típica da ordem de 100 a 500mW).
CIRCUITO PRÁTICO: ALARME 1
As entradas (In1 a In3) poderão ser acionadas
por qualquer sistema que cause uma perturbação, como por exemplo, sensor
luminoso, sensor de aproximação, reed-switch, etc.
O interruptor
“push-button” RESET (NA – normalmente aberto), restabelece a condição
inicial do circuito, colocando os terminais A-K em curto, levando o SCS a
condição de não condução. As lâmpadas piloto (LP1 a LP3) permitirão localizar a
entrada que disparou o SCS.
Uma outra forma de levar o
SCS ao corte é a aplicação de um pulso positivo no gate/anodo (GA),
ou ainda, através de um dispositivo externo tornar a resistência A-K do SCS bem
próxima de zero, conforme ilustram as figuras a seguir.
Na figura 1, um pulso positivo externo aplicado ao Gate/Anodo leva o SCS
a condição de não condição.
Na figura 2, um pulso positivo é aplicado na
base do transistor, através de um transformador isolador, levando-o a
saturação; isto faz com que a resistência entre coletor e emissor seja próxima
de zero (condição de saturação), interrompendo a condução do SCS, uma vez que a
resistência entre A-K cai praticamente a zero pois esses terminais estão em
paralelo com os terminais C-E do transistor.
CIRCUITO PRÁTICO: ALARME 2
O circuito a seguir mostra
um alarme sensível a um dispositivo de coeficiente negativo (NTC, LDR, etc.)
1) O potencial no gate/catodo é determinado pelo
divisor de tensão RV e trimpot;
2) O potencial no gate/catodo será zero quando a
resistência RV for igual a resistência do trimpot, pois ambos
possuem 12V em seus terminais (+12V e -12V);
3) Se RV diminui o SCS ficará
diretamente polarizado, levando-o à condução disparando o relê;
4) O resistor de 100kW reduz a possibilidade de
disparo acidental devido ao fenômeno conhecido como rate effect (capacitância entre gates), pois um transiente de alta
freqüência poderá provocar o disparo.
5) A interrupção do alarme é feita através de Sw
(push-button normalmente fechado).
PUT – Programmable
Unijunction Transistor
O PUT é um dispositivo de
quatro camadas PNPN, que possui um anodo, um catodo e um gate.
Sua curva característica é semelhante a do UJT, porém não opera na
região de resistência negativa.
Veja a seguir sua estrutura básica e simbologia.
O circuito básico equivalente é mostrado a
seguir.
RBB, h e Vp podem ser controlados
através de RB1, RB2 e da tensão VBB.
Veja sua curva característica a seguir.
VF e IF = tensão e corrente de manutenção
respectivamente
Nestas
condições: VF = VAK.
O PUT não permanece no estado instável ou de resistência negativa (-R)
|
ESTADO
LIGADO:
I (corrente) baixa
V (tensão) entre 0 e Vp
|
ESTADO
DESLIGADO:
I (corrente) ³ Iv
V (tensão) ³ Vv
|
NO DISPARO:
Vp = hVBB + VD onde VD @ 0,7V
Vp = hVBB + VD
= hVBB + VAG
Vp = hVBB + 0,7V
Porém, VG = hVBB
Assim: Vp = VG + 0,7V
OBSERVAÇÕES:
1) Lembrar que o PUT é formado por quatro camadas PNPN, daí o
aparecimento da tensão VD na junção PN (diodo) entre anodo e gate.
2) A tensão VG é a tensão nos extremos de RB1
3) Portanto, VG = VRB1
4) A tensão VD é a própria tensão VAG
Material editado por Prof. Edgar Zuim
0 comentários:
Postar um comentário